ترجمه مقاله بررسی تكنولوژي F.P.G.A

ترجمه مقاله بررسي تكنولوژي F.P.G.A در 16 صفحه ورد قابل ويرايش

since the beginning of the FPGA technology, Xilinx has pushed the boundaries of reconfiguration . In earlier FPGA families, it was only possible to reconfigure the whole FPGA. With the introduction of the Virtex FPGA families, it became possible to partially configure an FPGA. It is also now possible to reconfigure a remote FPGA via the internet using Xilinx internet Reconfigurable Logic (IRL) technology. However, only a few companies a few of all FPGA designs make use of IRL technology, because of the perception it is expensive, complicated, and mostly a proprietary solution.

What if we could securely reconfigure FPGAs in the field simply by sending an - email message? In this article. We will show you just how easu and cost- effective that can be.

Protocol stack

Xilinx IRL reconfiguration technology uses the same transmission protocols as everyday Internet e-mail:

CP/IP Transmission controls Protocol over Internet Protocol transports the e-mail. Over the Internet to its destination. SMTP Simple mail Transfer Protocol is used to deliver the message. POP 3 post office Protocol3 retrieves the messages. Each layer of the protocol stack is an abstraction level hiding details from other layers on top or below. For example, the network access layer does not need to know what kind of data it is carrying.

Figure 2- Basic design setup Fail- safe setup You can make the download more reliable by storing the downloaded bitstream into semipermanent memory (flash RAM) . The FPGA can then be reconfigure form the flash memory.

Figure3- safe download An even more secure solution is to work with two memories. A basic configuration can be loaded into the FPGA when it is shipped from the manufacture. During operation in the field, the microcontroller can connect to the Internet and download a new configuration into the second memory. The new configuration bitsrream would be downloaded into the FPGA at next boot.

When the download works, the new configuration will be used. If the new programming bistream fails, the microcontroller will l boots again from original memory.

Internet Microcontrollers Internet microcontrollers for FPGAs come in the MicroBlaze software and the hardware-embedded Power pc405 processor in Virtex- II pro device. (As a point of interest, the Virtex-II pro platform FPGA can be configured with both the MicroBlaze software and the Power PC 405 processor, but the is beyond the scope of this article).

While there are significant advantages of having microcontrollers onboard Virtex platform FPGAs, there are also factors, in this design case, that require special consideration.

In both cases of soft and hard microcontrolles, the Internet protocol stack must be programmed (ported) onto the FPGA. The FPGA must get a basic (possible partial) bitstream to download the microBlaze controlles, its memory and peripherals. The Power PC Virtex- II pro platform FPGA must have memory and peripherals downloaded before it s able to boot. The small control algorithm that was done in the previous description within the external microcontrollers must now be impleemented in a small CoolRunner CPLD.

Figure 4- Internal processor In either case, the first bitstream must contain the basic application of the FPGA. This way the system can operate as a standalone unit with out problems. However, during operation, the FPGA microcontroller can contact the internet and download new bitsreams as they became available.

The basic setup for external microcontrollers described above cannot be applied to internal microcontrollers, because the downloaded bitstream must be stored by the FPGA in some semipermanent (flash) memory. The final design of embedded microcontrollers can have different levels of fail-safe operation, depending on the system requirements.



از ابتداي تكنولوژي F.P.G.A شركت xilinx مرزهاي اين تكنولوژي جديد را پيمود. در خانواده هاي قبلي F.P.G.A امكان تغيير ساختار فقط بطور كمي امكان پذير بود. با معرفي خانواده virtex F.P.G.A امكان تغيير پيكربندي (ساختار) براي يك F.P.G.A بوجود آمد. هم كانون امكان برنامه ريزي (تغيير ساختار) يك F.P.G.A در مكان دور بوسيله اينترنت با بكارگيري تكنولوژي xilinx با نام منطق قابل بارگزاري اينترنتي (IRL) امكان پذير است به هر ترتيب تكنولوژي IRL براي استفاده در بخش كمي از طراحي هاي F.P.G.A و شركتها به طور محدود استفاده مي‎شود زيرا اين تكنولوژي قيمت بالايي دارد و تا حدود زيادي پيچيده و بيشتر يك راه حل اختصاصي است. چه مي‎شود اگر مي توانستيم بوسيله ارسال يك Email ساده يك F.P.G.A را به طور ايمني تغيير دهيم. در اين مقاله ما مي خواهيم به شما نشان دهيم كه اين كار چقدر آسان است و از لحاظ هزينه نيز چه مقدار مي‎تواند مؤثر باشد.

Protocol stack - پشته پروتكل

تكنولوژوي IRL شركت xilinx همان پروتوكلي را استفاده مي‎كند كه همه روزه در Email هاي اينترنتي استفاده مي‎شود.

CP/IP : پشته CP/IP يك پشته كنترل پروتكل (CP) بر روي پروتكل اينترنت (IP) است كه Email ها در اينترنت به مقصد مي رساند. SMTP پروتكل انتقال Email در اينترنت براي ارسال پيامها استفاده مي‎شود. Pop3 يا پروتكل پشته اداري پيامها را دريافت مي‎كند، هر لايه پشته پروتكل جزئيات را از لايه هاي ديگر زيرين يا بالايي خود پنهان مي‎كند، بعنوان مثال لايه دسترسي به شبكه (Network Pilcess) نياز ندارد كه بداند چه نوع داده اي در حال جريان است داده ها تصوير است يا صدا ويا چيز ديگر است اين مساله براي لايه دسترسي به شبكه بي اهميت است.

- تنظيم طرح پايه - تنظيم ايمني از خط - شما مي توانيد عمل پياده سازي و بارگذاري را با ذخيره سازي جريان داده، در يك حافظه موقت مثل حافظه Flash مطمئن تر كنيد. به اين ترتيب FPGA مي‎تواند بوسيله حافظه Flash دوباره تنظيم شده، يك پياده سازي مطمئن از بكارگيري دو حافظه راه حل مطمئن تري مي‎باشد. تنظيمات اصل در يك FPGA مي‎تواند توسط سازنده صورت پذيرد يك فضاي كاري جديد ميكروكنترلر مي‎تواند در راه اندازي مجدد دوباره FPGA بارگذاري و پياده سازي شود وقتي كه تنظيمات دريافتي كار مي‎كند تنظيمات جديد مي‎تواند به كار رود اگر برنامه جديد ناقص انجام شود ميكروكنترلرهاي داخلي - ميكروكنترلرهاي داخل براي FPGA ها مي‎تواند به شكل نرم افزار microBlazse و سخت افزارهاي جانبي power pc405 در دستگاه هاي uitex-Iiprc تبين شوند. (بعنوان يك موضوع جالب مي تواند مساله تنظيم يك uitex-Iiprc در FPGA بوسيله نرم افزار microBlaze و پردازنده power PC405 باشد كه اين مساله از موضوع مقاله خارج است) .

تا زمانيكه مزاياي عمده اي از داشتن ميكروكنترلرهاي داخلي در virtex platform FPGA وجود دارد در آغاز مرحله طراحي و عمل وجود دارند لازم است مسائل زير مدنظر قرار گيرند: در هر دو حالت ميكروكنترلرهاي سخت و فرم بخش اصلي اطلاعات (بخش ممكن) تا براي بارگذاري در microBlaze و حافظه و ساير تجهيزات جانبي دريافت كند pow erpl-virtexII در FPGA مي بايست حافظه و ابزار پياده سازي ناقص راه اندازي مجدد داشته باشد. يك الگوريتم كنترل كوچك كه دربخش قبل كنترلرهاي بيروني پياده سازي شده مي بايست در بخش codRunner دوباره پياده سازي شود.

پردازنده دائمي - در هر حال اولين جريان اطلاعات مي بايست شامل بخش اصلي برنامه FPGA باشد در اين حالت سيستم مي‎تواند همچون يك واحد مجزا و بدون مساله باشد. در هر حال در فصل انجام عمل ميكروكنترلر FPGA مي‎تواند به اينترنت متصل شود و اطلاعات جديد را در صورتي كه آماده باشد دريافت كند.

روش بارگذاري پايه كه در مورد ميكروكنترلرهاي بيروني گفته شد نمي تواند در مورد ميكروكنترلرهاي داخلي به كار رود به اين دليل كه بارگذاري داده ها مي بايست بوسيله يك FPGA و در حافظه موقت آن (flash) ذخيره شود. طرح نهايي از اتصال ميكروكنترلرها مي‎تواند طرح متفاوت اطمينان و عمل را داشته باشد و وابستگي زيادي به نيازمندي هاي سيستم دارد.